科技频道OPPO加入自研芯片战团,近1800家自主芯片设计背后藏大坑

科技频道 2020-03-30197未知admin

  划重点:

  1

  高昂的设计成本、风险和缺乏迭代资源,是OPPO等市场后来者需要面对的一个坑。但和后面的坑比起来,烧钱只是一个小坑。

  2

  SoC芯片设计既要面对复杂的逻辑,还要考虑软件,特别是可以改变芯片功能的外部软件的设计,例如操作系统(OS)。换句话说,SoC芯片设计需要软硬件协同。

  3

  细究之下,中国自主芯片热闹的背后其实隐忧不少,科技频道最大的隐忧是缺少自主设计的IP核。

  4

  实际上真正不怕卡脖子的是在电脑CPU领域。这不仅要舍得烧钱,更要舍得花时间沉淀,培养产业链。

  近日,手机行业爆出一条新闻:OPPO启动代“马里亚纳计划”,正式加入自研SoC芯片战团。实际上,手机厂商自研SoC芯片并不新鲜。从2014年起,先后有小米、中兴旗下中星微电子宣布自研芯片,加上早已入局的苹果、华为、三星和LG,手机厂商自研芯片掀起一片热潮。

  然而,潮水退去后,真正能持续输出产品的仅有苹果、华为和三星,其它厂商基本上都成了炮灰。

  正因为如此,OPPO的入局被认为是跳坑,带有一丝悲壮的味道。但如果我们放宽视野,就会发现自研芯片如果仅仅是烧钱的话,其实不算事,还有比烧钱更难的事横在整个国内芯片设计面前,使得整个自主手机SoC芯片设计到现在还没有解决卡脖子问题。

  烧钱只是小坑

  手机是快消电子产品,一年一换代,相应地SoC芯片也需要一年一更新,而随着芯片制程工艺的提高,整个研发投入(包括设计、流片)也呈越来越高的趋势。华为fellow艾伟透露,麒麟980采用7nm制程工艺,研发投入超过3亿美元,耗时36个月。

  据估计,随着5nm制程工艺量产,芯片的研发投入也将跳涨到50亿元币。

  这种度的“烧钱”节奏,已经促使华为和高通这样有上亿出货量的厂商发展出一种“手术刀”策略:通过旗舰版内核(删减或增加IP核的缓存容量、基带速度、内存带宽、内核数量,提高或降低内核频率),搭配出不同档次的中低端SoC芯片。

  高通的中端5G芯片骁龙765G的CPU内核和骁龙730的相同,都是基于ARM的A76内核,但频率相差200MHz,GPU、NPU和ISP等均是小改款。

  “刀法”娴熟的直接好处是节省了IP授权费(一核多用),降低了芯片设计成本(少养一支设计团队),缩短了芯片的周期(高中低档次的芯片项目可以同时进行),最终降低了设计风险。

  这一商业策略尽管被不少用户吐槽,但它确实让大厂构筑起一道潜在竞争对手的高墙:市场的后来者因为没有吃透内核的集成设计技术,缺乏迭代的资源,想也找不到动“刀”的对象,难以降低设计风险和设计成本。

  高昂的设计成本、风险和缺乏迭代资源,是OPPO等市场后来者需要面对的一个坑。但和后面的坑比起来,烧钱只是一个小坑。

  SoC设计难度的大坑:华为花了10年跨过

  SoC芯片设计表面上看是内核集成设计,目前市场上有公开的各种IP核售卖,只要买到IP核就可以设计SoC芯片,看起来门槛很低,其实不然。

  和基本属于硬件设计范畴的传统芯片设计不同,SoC芯片设计既要面对复杂的逻辑,还要考虑软件,特别是可以改变芯片功能的外部软件的设计,例如操作系统(OS)。换句话说,SoC芯片设计需要软硬件协同。

  SoC芯片设计除考虑传统的连线延迟问题外,还必须考虑电源噪声、衬底噪声耦合等完整性问题。现在手机SoC芯片内集成的晶体管动辄数十亿个,集成度大幅提升的同时,单个芯片中的连线长度也随之大幅提升,连线总长达到几十千米的比比皆是。

  稍有物理学知识的人都知道,频率与波长成反比,当芯片的内部工作时钟达到几千MHz的时候,相应的波长只有几米,当工作时钟达到GHz级别时(目前手机旗舰芯片的CPU内核工作时钟接近3GHz),相应的波长会缩短到几十厘米。

  根据电相关理论,当连线的长度达到波长的某个倍数时,连线将成为向发射电磁波的天线,同样这些连线也将成为接收电磁波的天线,加上芯片内部连线错综密布,科技频道结果是SoC芯片内部的干扰将成为一个严重问题,影响内核性能稳定并增大功耗,导致SoC芯片“低分低能”。

  简单说就是的完整性是SoC芯片设计的一个大门槛,解决不好往往会影响内核性能发挥。华为海思花了10年时间,在2014年推出成熟可用的麒麟920之后,才算真正迈过设计门槛,进入正常迭代的轨道。小米的澎湃芯片在推出第一代后,第二代即一直跳票,至今仍在坑里奋斗,足见SoC芯片设计之难。

  但即使跳过了SoC芯片设计难度的坑,还有一个更大的坑在等着所有国产SoC芯片设计厂商。

  自主芯片热闹背后更大的坑

  根据ICCAD公布的数据,2019年中国芯片设计已达到1780家,相比2018年增加了82家,这已经是自2012年以来,国内芯片设计企业连续保持8年增长。

  从数据上看,自主芯片设计相当热闹,就指令集来说,已经涵盖CISC和RISC两大生态系统,按技术来源划分,自研芯片又覆盖了五大阵营:

  MIPS阵营,代表龙芯(2009年购买了MIPS指令集永久授权);

  ARM阵营,代表有飞腾、海思麒麟、展讯;

  X86阵营,代表兆芯(VIA授权)、海光(AMD授权架构);

  DEC(2001年已被惠普康柏合并),代表申威处理器(购买Alpha架构)。

  但细究之下,热闹的背后其实隐忧不少,最大的隐忧是缺少自主设计的IP核。

  宏芯、兆芯和海光依靠购买微架构,IP核自主研发能力最弱,相当于IBM、VIA和AMD在中国的马甲产品。

  ARM阵营同样是谨慎乐观。ARM的商业策略是只微架构(可花钱购买IP核,并可以修改),但指令集是封闭的,指令集的扩展由ARM说了算。这会带来什么问题呢?即使像华为这样设计能力较强的,尽管已经获得ARMv8指令集永久授权,但无法自行扩展指令集,还需要继续购买ARMv9指令集,否则即使能自行IP核,但由于指令集的,CPU的性能提升径依然会被锁死。

  换句话说,ARM通过独揽指令集,使飞腾、海思麒麟和展讯等要么购买其IP核,要么围绕其指令集CPU核(苹果的A系列芯片就是如此),总之一切尽在ARM掌握之中:如果飞腾、海思麒麟和展讯只购买IP核,等于脖子直接被拽在别人手里;如果飞腾、海思麒麟和展讯自行IP核,但由于缺少扩展指令集的,迫于软件兼容的压力,还是必须跟着ARM的指挥棒跑,等于脖子间接被拽在别人手里。

  产业链真正闭环

  前一段时间,有权威专家认为国内芯片设计能力进步巨大,完全有能力设计自己的芯片,不怕卡脖子。这话要掰开,所谓的设计能力进步巨大,主要是指SoC芯片的集成设计,代表是华为和展锐,但IP核包括CPU和GPU(图像处理芯片),目前国内还是一片空白。

  没有强大的IP核设计打底,自主SoC芯片设计将成为空中楼阁,所以自研芯片的重中之重是IP核的自研,尤其是GPU和CPU核的自主设计。

  实际上真正不怕卡脖子的是在电脑CPU领域,代表是龙芯和申威。由于申威购买了已经消失的美国DEC的Alpha架构,等于在无主之地上IP核并迭代,而且CPU主要用在超算上,所以不怕进清单。

  龙芯则是因为在2009年购买了MIPS架构的永久授权,获得IP核后可以自行扩展指令集,科技频道所以发展无拘无束,但代价是需要自行培养从操作系统、应用软件到市场用户的庞大生态系统,等于一家干了英特尔、微软、几千家应用软件商的活,所以前漫长。

  仅凭龙芯和申威单枪匹马,还难以将我国的IP核自主设计提升到无惧外来压力的水准,未来的出还是在开源指令集上,在财富效应引领下,吸引大量的芯片设计创业入局,自主设计出大量的CPU、GPU、内存、NPU、ISP等IP核,为自主SoC芯片设计提供充足的“原材料”,从而使自主芯片设计在IP核设计、SoC芯片设计、芯片制造、封装、测试等整个产业链条完成真正的闭环,此时谁也卡不了中国芯的脖子。

  要达到这一目标,不仅要舍得烧钱,更要舍得花时间沉淀,培养产业链。

原文标题:科技频道OPPO加入自研芯片战团,近1800家自主芯片设计背后藏大坑 网址:http://www.dzine-studios.com/kejipindao/2020/0330/34054.html

Copyright © 2002-2020 志同道合新闻网 www.dzine-studios.com 版权所有  

联系QQ:1352848661